ECD 篇

在半导体器件制造中需要铺设大量铜线，ECD（电化学沉积）是最快速且最具成本效益的方法。铜线作为导线互相连接以形成完整电路。要使电路正常工作，关键是金属要完全填充这类布线的特征部位（通孔和沟槽），不留缝隙或孔洞，否则就会影响电路的可靠性和功能性。

ECD 是先进封装中的关键工艺，包括2.5/3D、球栅阵列、芯片级封装和晶圆级封装，用于 倒装芯片、扇出、扇入和混合键合等应用。虽然铜是最常见的电镀金属，但金、镍、银和锡也可以通过ECD工艺沉积。此外，ECD 还可以创建多种互连结构，包括凸点、支柱、RDL（再分布层）、TSV（硅通孔）和焊盘。

自底向上的填充与侧壁抑制之间的平衡极难实现，应用材料公司的技术成功做到了这一点，能在小于 20 纳米、深宽比大于 5:1 的特征内完成无缺陷填充。

Nokota ECD

Nokota 系统的高生产率晶圆级封装设备提供的一流性能，可支持各种封装方案中采用的所有电镀工序，从而扩展了应用材料公司的电化学沉积系统的产品线，这涵盖了从倒装芯片和晶圆级芯片规模封装到 2D 和 3D 的扇出、2.5D 的中介层设计和硅通孔等各种封装方案。它可用于 150mm、200mm 和 300mm 操作，也可用于同时处理 150mm/200mm 和 200mm/300mm 晶圆。系统可以用于铜、锡/银合金、镍、金、锡和钯等最常用的金属，当然也可以用于其他金属。

该系统设计考究，可提供出色的晶圆性能、可靠性、晶圆保护、可扩展性和生产效率。这些优势相结合，每年可将生产时间增加 330 多个小时，从而使 Nokota 系统成为市场上运转成本最低、最可靠的高效多产电镀产品。

独特的 SafeSeal^™ 组件在晶圆处理前可对每个晶圆进行密封，并在整个单金属或多金属电镀序列中提供完好呵护，确保为每个晶圆提供极佳的保护。处理前的密封泄漏测试和处理后的清洁、检查和验证，可确保每个晶圆在电镀工艺开始前得到妥善密封和保护。此外，业界独树一帜的 HotSwap^™ 工艺腔室外操作机制，可在不中断生产的情况下，并行进行 SafeSeal 自动更换。该系统这两个操作优势相结合，可避免晶圆报废，而且在维护和更换密封件时完全无需设备停机。VMax^™ 工艺腔室可最大程度控制物质传输，能在高电镀速率下形成极佳的共面性。通过将腔室内清洁装置集成到每个工艺腔室中，可在处理后立即冲洗晶圆。

模块化 Nokota 系统采用高可靠性组件，并具备独特的单腔室可配置性（不同于典型的腔室对），可在从研发、试运行到批量生产的整个过程中提供极佳的灵活性和系统可扩展性，带来远超市面其他系统的生产效率。Nokota 系统可快速重新配置（用时不到 1 天），使其成为越来越多需要混搭处理产品及有多种产量需求的晶圆制造厂的理想选择。

 

Raider ECD

Raider ECD 系统占地面积小、产能高，适用于 150mm-300mm 单晶圆、自动化、多腔室电化学沉积。

300mm 晶圆电镀采用增强型腔室反应器，能够动态改变电流密度，达到无与伦比的沉积均匀度。多区阳极阵列便于在超薄和电阻性种子层上电镀。该系统采用离子膜来延长化学材料寿命，而且其“无示教”精密自动化功能可避免自动化再示教所造出的停机，从而节约成本。

外延生长篇

在半导体制造中，外延工艺用于生成制造半导体器件所需的完美晶体基层、用以沉积具有所设计的电气特性的晶体膜或是改变底层的力学属性来提升其导电性能。

最后一项应用称为应变工程，其中外延膜在晶体管沟道的晶格中形成压缩应变或拉伸应变。应用材料公司的外延技术可满足所有这些应用的需求，生产出高度均匀的薄膜，精确放置掺杂原子，缺陷水平极低，并且具有选择性沉积的能力。

Centura® Epi 200mm

为支持不断变化的功率和 MEMS 器件要求，器件制造商把更厚的外延层作为目标。随着薄膜厚度进入 150µm 范围，以及对电阻率（薄层电阻）均匀性、缺陷密度、厚度和微粒性能更严格的制造公差要求，市场正从批量加工向单晶圆加工过渡。

应用材料公司的 Centura Epi 系统是经过全球生产验证的 多反应腔室外延硅沉积系统。每个采用辐射加热的工艺腔室均可以提供精确和可重复的沉积条件控制，并可以实现完全无滑移的薄膜、出色的薄膜厚度和电阻率均匀性，以及低缺陷水平。凭借宽泛的温度和压力特性、出色的温度均匀性以及灵活的气体面板配置，Centura Epi 系统可支持先进的低温外延和多晶沉积工艺，包括锗和硅锗。此外，能够配置多达三个工艺腔室和经过优化的硬件，以实现卓越的原位腔室清洁，从而提供市场领先的吞吐量密度和较低的拥有成本。

应用材料公司的 200 毫米 Centura Epi 平台现在可以配置 Siconi 预清洗腔。在射频和光子等新兴应用的推动下，市场对传统 CMOS 节点低温外延工艺的需求日益增长，Siconi 预清洗技术的开发，正是为了满足这一市场需求。Siconi 预清洗技术可实现低温原生氧化物去除，从而减少外延工艺的热预算，并减轻等候时间变动所造成的工艺偏差。

应用材料公司提供两种外延技术：适用于薄的和厚的覆盖膜的常压外延技术（ATM）；适用于沟槽填充应用的低压外延技术（RP）。应用材料公司的 Centura Pronto ATM Epi 高生长速率腔室是对现有的 ATM 和 RP 外延腔室的补充，可以在 150/200mm 单室中生长厚膜和薄膜（单次生长 <20μm 到 150μm），生产效率高，生长速率达到每分钟 6μm。该系统提高了中心到边缘的均匀性及晶圆到晶圆的可重复性，从而改善了在片性能。

Centura® Prime® Epi

业内领先的 Centura RP Epi 系统已有近二十年的发展历史，体现了应用材料公司在外延生长领域的专业技术实力，在此基础上开发的 Centura Prime Epi，保持了该系统的核心功能，相比上代产品在设备可配置能力和工艺能力上均有提升。新系统采用单腔室配置，占地面积减少 30%，且具有更高的设备正常运行率和生产效率。对于衬底成形、原位掺杂等工艺制程，以及提升先进逻辑器件和存储器件的 PMOS 和 NMOS 晶体管性能等应用方面，两个系统可以互换使用。Centura Prime Epi 系统面向 3x 纳米及更先进节点，其工艺组合涵盖逻辑器件 finFET 和 GAA 晶体管中的源极-漏极、通道和接触孔以及内存、电源、模拟和 MEMS 领域的各种应用。

集成于 Centura 平台的专门预清洗技术可在不破坏真空的情况下满足多种应用。集成的这些工序消除了会对 3x 纳米以上先进节点器件造成损坏的 HF DIP 和后续的高温氢气烘焙工序。此外，还消除了等候时间，相比于独立系统，将界面污染减轻了一个数量级以上。这些预清洗工艺可根据应用的需要以不同组合形式集成到系统中。

Siconi^® 预清洗技术可在低温下去除原生氧化层。Clarion^™ 技术在移除低介电常数间隔层的原生氧化层时具有高选择比。Ajax^® 界面的自由基预清洗技术可将外延/衬底界面上的碳和氧减少约 10 倍，从而改善了外延生长，进而更有利于微缩。

刻蚀篇

刻蚀工艺去除晶圆表面的特定区域，以沉积其它材料。

“干法”（等离子）刻蚀用于形成电路，而“湿法”刻蚀（使用化学浴）刻蚀主要用于清洁晶圆。应用材料公司还提供一种创新#dielectric的“干法”去除工艺，无需使用等离子即可有选择地去除相应层。这里通常的做法是，在刻蚀期间使用光刻胶等抗刻蚀“遮蔽”材料或氮化硅等硬掩膜来保护晶圆的一些部分。

刻蚀工艺分为介电质刻蚀或导体刻蚀，分别表示用于去除晶圆上不同类型的薄膜。应用材料公司在刻蚀领域不断创新，始终能够满足在半导体发展过程中的关键节点日益严苛的工艺技术要求（例如 3D NAND、极紫外光图形化和扇出型晶圆级封装）。

Centura® Etch 刻蚀

图形化是半导体生产操作中最关键和最具挑战性的环节。无论是刻蚀栅极、晶体管隔离沟槽、高深宽比接触孔，还是任何级别的互连层铝或介电质薄膜；保持精确、可重复和一致的关键尺寸控制，是器件良率的关键。

在新的 200mm 技术上，应用材料公司 Centura 刻蚀反应器解决了以下难题：MEMS 深宽比 >100:1 的硅刻蚀、SJ MOSFET 一体化硬掩模开槽带以及面向 LED 和功率器件的氧化铟锡和氮化镓等新材料。目前，约有 2,000 台 Centura 刻机蚀已投入运行，为客户提供了高生产率的硅、铝和介电质刻蚀解决方案。

应用材料公司的 Centura DPS Plus 是公认的铝刻蚀行业标准。

Centura 的单晶圆、多腔室架构支持多达四个工艺腔室的集成、连续晶圆加工。在刻蚀工艺上主要进行了以下升级：

• 增压器套件采用新的含铌陶瓷静电卡盘和钇涂层工艺腔室

• 先进的 EyeD 全光谱端点和腔室状态分析 PC 工具集

• 带微粒消减适配器的黑护套涡轮增压器

• 可将介电质刻蚀扩展到 70nm 及以下的 CT+ 技术升级。

Centura® Silvia® 刻蚀

TSV 为产品设计师在高效空间利用方面提供了新的设计自由度，它不仅使各节点的电路元件能够集成，而且增强了功能与性能，使之优于引线接合和倒装芯片 3D 方案。

器件制造商正在使用各种方案来集成芯片，以便最大限度地提高功能体积比。TSV 技术通过创建垂直通道来实现 3D 互连，这些通道作为集成电路组件，起到连接堆叠芯片或晶圆的作用。在芯片或晶圆之间建立垂直连接，需要深硅刻蚀工艺，

应用材料公司的 Centura Silvia 刻蚀 就是针对这种充满挑战的工艺而专门设计的系统。传统方法需要在形貌控制与高刻蚀率之间做出取舍，而只有应用材料公司的 TSV 刻蚀系统能够克服这一弊端。该系统的高密度等离子源可在所有晶圆级封装应用中实现最高的硅和氧化硅刻蚀率。

应用材料公司是深硅刻蚀和 TSV 生产技术领域的领先创新者和市场领导者，借助公司在这些领域的长期经验，Silvia 可以优化 3D 互连刻蚀应用所需的刻蚀性能。由于刻蚀工艺约占 TSV 制造工序的 15%，所以 Silvia 的高生产能力大幅削减了经营成本，而无耗材的工艺套件又带来了 CoC 优势，这些因素对缩减客户采用 TSV 技术的总成本至关重要。

Centura® Tetra™ Z 光掩膜刻蚀系统

应用材料公司的 Centura Tetra Z 光掩膜刻蚀系统性能一流，可满足 10nm 及以下逻辑和存储器件的光掩

膜刻蚀需求。新系统进一步提升了业内领先的 Tetra 平台的能力，提供了最佳的 CD 性能，以应对先进分

辨率增强技术及将浸没式光刻延伸至四重图形曝光。

随着半导体行业不断扩大当前光刻技术的范围，Tetra Z系统是刻蚀10nm先进二元和掩模相移掩膜（PSM

）所需的极端光学邻近效应修正（OPC）分辨率增强技术的重要推动因素。该系统通过控制可确保在所有

特征尺寸和图形密度上实现均匀、几乎零缺陷的线性精确刻蚀，可在铬，氮氧化钼硅（MoSiON），硬掩

模和石英（石英玻璃）上实现极高的图案转印保真度。

该系统极佳的 CD 性能配合高刻蚀选择比，使得其可以采用更薄的光刻胶薄膜，以在关键器件层实现更小掩膜 CD 的图形。系统能够控制 CD 偏差，拓宽了工艺灵活性，可满足客户的特定要求。独特的石英刻蚀深度控制，可确保精确的相位角度，使客户能够使用交替相移掩膜（PSM）和无铬相移光刻，以帮助微缩集成电路的尺寸。这些重要的性能提升，源自于以下诸方面的改进：工艺腔室的设计；等离子稳定性；离子、自由基、气流和压力的调控；工艺的实时监测和控制。

Tetra Z 系统可用于刻蚀多种不同类型的掩膜，最大程度降低了设备操作的复杂性，缩短了开发周期，以及减少对工艺库和专家级用户的依赖。近十年来，全球领先的光掩膜厂依靠 Tetra 刻蚀系统来刻蚀最先进的掩膜，且良率极佳。

 

Centura® Tetra™ EUV 先进光掩模刻蚀系统

 

 

极紫外光 (EUV) 光掩膜用于新式光刻系统中，通过高能、短波长光源，将电路图形转印到晶圆上。EUV 光源的波长约为目前深紫外光刻所用光源波长的十五分之一，从而能够进一步微缩特征尺寸。

EUV 光掩膜与传统的光掩膜截然不同，后者是有选择性地透射 193nm 波长的光线，将电路图形投射到晶圆上。EUV 光刻采用 13.5nm 波长的光源，所有光掩膜材料都不透明，由掩膜中的复杂多层反射镜将电路图形反射到晶圆上。这种多层 EUV 光掩膜在保持反射率的同时，也在关键尺寸 (CD)、形貌、线条边缘粗糙度、选择比和缺陷控制方面为刻蚀工艺带来独特的挑战。

Centura Tetra EUV 系统针对 EUV 光掩膜所需新材料及复杂多层结构的刻蚀做了特别的设计，以满足图形精度、表面光洁度和缺陷方面的严苛规格，在反射模式下达成高的光刻良率，延续了应用材料在掩膜刻蚀领域的长期领先地位。优化的腔体和功率输出设计配合专门的工艺气体和刻蚀技术，提供了几乎无损伤的刻蚀，业界最佳的 CD 均匀性和国际一流的缺陷控制水平。

Tetra EUV 系统是应用材料公司全面的光刻系列解决方案之一，全球众多领先的光掩膜厂依靠此解决方案来优化光掩膜和光刻工艺生产的产能和良率。

Centris® Sym3® Y 刻蚀系统

半导体缩放持续稳步扩展到个位数节点，对芯片制造的精度和均匀性提出了越来越高的要求。在早期的技术节点，由于特征尺寸较大，所允许的刻蚀深度、线宽/间距宽度或剖面角的变化范围更大，而不会影响到器件性能。同样，在特征表面偶尔残留的微粒也不会有损器件的可靠性。然而，在当今的先进节点上，刻蚀深度、线宽/间距宽度或剖面角哪怕出现最微小的偏差，也可能成为致命缺陷。无缺陷的表面也必不可少。

基于极为成功的 Centris Sym3 产品，我们将其进一步完善并命名为 Centris Sym3 Y。应用于领先的存储器和晶圆代工逻辑节点上的关键导体刻蚀和 EUVL 图形化应用，现已成为应用材料公司最先进的刻蚀系统。高气导室架构与创新的脉冲射频源技术相结合，可通过快速高效地排出每次晶片通过时会累积的刻蚀副产物，实现出色的刻蚀形貌控制。极高的刻蚀选择比允许在单个腔室中依次刻蚀不同材料的多层膜，并提供生成密集封装的高深宽比结构（包括 FinFET 和新兴的环栅晶体管）所需的出色深度和形貌控制。新型专有涂层在刻蚀过程中对腔室的关键元件起到保护作用，可减少制造缺陷，提高晶圆良率。整片晶圆上晶粒之间的差异通过新颖的静电吸盘有所减少，晶圆极端边缘良率通过主动的边缘控制得以提升。

Sym3 Y 系统由多个刻蚀腔室和等离子清洁腔室组成，这些腔室配备系统智能软件，可确保每个腔室中的每道工艺都精确匹配，从而实现了大批量生产的可重复性和高生产率。

凭借无与伦比的工艺均匀性和缺陷控制，Sym3 Y 系统为客户提供了材料塑形和图形化的新方法，即使高级节点上的芯片特征越来越紧密，深宽比越来越大，材料也越来越复杂，也能实现新的 3D 结构，形成继续进行 2D 收缩的新方法。

Producer® Etch

应用材料公司的 Producer Etch 采用获得专利的 Twin Chamber® 设计，是适用于 90nm 及以下节点高生产效率刻蚀应用的可靠且经济高效的生产工具。该刻蚀器经过生产验证，采用高度紧凑的设计，最多可配置三个双腔室，以最大程度提高产量。

Producer Etch 使用双腔室、双前置式晶圆传送盒 (FOUP)、双机器人工厂接口，提供最高产能密度，同时还可对单腔室性能和工艺进行控制。每个双腔室均能以单晶圆或双晶圆模式运行。刻蚀速率、刻蚀速率均匀性和光刻胶选择比，均可通过调节电极之间的间隙来进行调整，从而能够针对不同的应用来优化工艺。

刻蚀器采用高效的等离子体约束和原位清洁技术及高纯度抗等离子体腔室材料，性能表现优良，在量产环境下，可达到 500 RF 小时的平均湿法清洗时间间隔。出色的正常运行时间、产能和低拥有成本，使 Producer Etch 成为高生产效率刻蚀应用的理想主力设备。

 

Producer® Selectra® 刻蚀系统

Producer Selectra Etch 系统以前所未有的功能特性，进一步帮助缩减 3D 逻辑和存储芯片尺寸，从而延续摩尔定律的势头。该工艺可对一个或多个薄膜进行选择性刻蚀，以前所未有的选择比性能来除去特定材料。

在先进集成电路的芯片设计中，特征尺寸逐渐变小，深宽比变得更高，封装越来越密集。器件图形化或清洁的准确度，对最终器件的可靠性和性能至关重要。选择比不足所造成的材料去除不彻底和关键尺寸增加，对器件性能和成品率具有不利影响。高深宽比特征的图形变形（线路弯曲和图形损坏）也可能影响下一代器件的成品率。

Selectra 系统解决了所有这些问题。它独特的工艺能够实现先进 FinFET 的原子级刻蚀控制、均匀一致的 3D NAND 凹槽和高深宽比 DRAM 结构的无损清洁。

该系统采用自由基化合物来提供可调选择比，从而能够以原子级精度去除各种介电质、金属和半导体薄膜。该技术对于延伸当前的 FinFET 器件边界和支持未来的环栅结构来推进摩尔定律至关重要。

 

转载声明：本文转载自【半导体设备资讯站公众号】。本转载旨在分享和交流，不用于商业用途，如有侵权或不当之处，请及时联系我们删除。