Lam Research 产品库(Vector,ALTUS,SPEED…)
沉积产品
利用沉积工艺可形成用于构建半导体器件的介电(绝缘)层和金属(导电)材料。依据具体的材料和结构类型,需要采用不同的技术。利用电化学沉积(ECD)可形成连接集成电路中的器件的铜“线”(互连)。铜和其他金属的电镀工艺也被用于硅通孔和硅片级封装应用。微型钨连接器和薄阻挡膜是用精密的化学气相沉积(CVD)工艺和原子层沉积(ALD)工艺制造的,这两种工艺一次只增加数层原子层。等离子加强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺和原子层沉积工艺被用于形成隔离和保护所有这些电气结构的关键绝缘层。
对于其中涉及的众多材料和要求严苛的构件,泛林集团的薄膜沉积产品可提供各种极具挑战性的器件应用所需的精度、性能和灵活性。
VECTOR产品系列
介电薄膜沉积工艺用于形成半导体器件中一些最难生产的绝缘层,包括最新晶体管和3D结构中使用的绝缘层。在某些应用中,这些薄膜需要紧贴精密结构周围。其他应用则要求介电薄膜非常光滑且无缺陷,因为即使微小的瑕疵也可能在后续各层中被大幅放大。
泛林VECTOR® PECVD产品具有出色的性能和灵活性,可为各种极具挑战性的器件应用打造出所需的结构。针对某些应用,我们的Reliant® 翻新产品系列推出一些特定型号,以更低的持有成本提供与新系统相同的质量保证和性能。
Product Offerings
-
VECTOR®
-
VECTOR® TEOS
-
VECTOR® AHM®
-
VECTOR® MD
-
VECTOR® Strata®
Key Applications
-
硬掩膜
-
防反射层(ARL)
-
钝化层
-
扩散阻挡膜
-
3D NAND多层叠层薄膜
-
双重和四重图案化层的核心层
-
金属间层
ALTUS产品系列
ATOMIC LAYER DEPOSITION (ALD) CHEMICAL VAPOR DEPOSITION (CVD)
ADVANCED MEMORY, INTERCONNECT, PACKAGING, TRANSISTOR
钨沉积技术被用于在芯片上填充形成触点、通孔、插塞等导电结构。这些结构尺寸较小,且通常细窄,只需少量金属,因此要最大限度降低电阻并充分填充存在一定困难,容易产生工艺缺陷。至纳米尺度以下,即使是轻微的瑕疵也会影响器件性能,甚至导致芯片失效。
泛林集团ALTUS® 系统处于市场领先水平,结合化学气相沉积和原子层沉积技术,用于先进的钨金属化工艺中高保形薄膜沉积。针对某些特定应用,我们的Reliant® 翻新产品系列已经推出一些特定型号,以更低的持有成本提供与新系统相同的质量保证和性能。
Industry Challenges
随着半导体制造商迈进更先进技术节点,钨金属化工艺面临巨大的微缩和集成挑战。例如,极力降低接触电阻以满足先进器件的低功耗和高性能要求。对于纳米尺度结构,传统阻挡层材料和沉积技术会造成结构中间留空,导致沟槽开口提前封闭,引起孔隙、电阻增加以及触点失效等问题,因此利用传统化学气相沉积工艺实现金属钨完全填充存在一定困难。另一方面,即使微小结构能被完全填充,极小的含钨量会致使接触电阻增加。先进的存储和逻辑器件制造要求采用的沉积工艺不但能实现完全、无缺陷钨填充,同时要求降低钨的体电阻率。为了改善接触填充效果并降低接触电阻,必须保证沉积的阻挡层薄膜具有良好的台阶覆盖率、较低的电阻率和相比物理气相沉积与传统化学沉积方法得到的更小的薄膜厚度。
Key Customer Benefits
-
钨薄膜生产行业标杆
-
基于多站点序列沉积(MSSD)架构专利技术,利用泛林集团脉冲成核层(PNL)原子层沉积工艺和原位连续生长化学气相沉积填充工艺形成成核层
-
利用原子层沉积工艺减小薄膜厚度并降低钨薄膜整体电阻率,改变化学气相沉积连续颗粒填充的生长模式
-
低氟、低应力钨填充,适用于先进3D NAND和DRAM
-
通过在 WN薄膜沉积中采用原子层沉积工艺,相比传统阻挡层实现高的台阶覆盖率并降低了薄膜厚度
Product Offerings
-
Concept Two® ALTUS®
-
ALTUS® Max
-
ALTUS® Max ExtremeFill™
-
ALTUS® DirectFill™ Max
-
ALTUS® Max ICEFill™
-
ALTUS® LFW
Key Applications
-
钨插塞、 接触孔和通孔填充
-
3D NAND字线
-
低应力复合互连
-
用于通孔和 接触孔 金属化的WN阻挡膜
RELIANT沉积产品
CHEMICAL VAPOR DEPOSITION (CVD)
HIGH-DENSITY PLASMA CHEMICAL VAPOR DEPOSITION (HDP-CVD)
PLASMA-ENHANCED CHEMICAL VAPOR DEPOSITION (PECVD)
沉积工艺贯穿整个芯片制造过程,其作用是在硅片表面敷设不同的导电和绝缘材料,形成半导体器件的组件和导线。对于非传统型芯片市场 ,如微机电系统(MEMS)和功率器件,众多结构形状和不同的材料都涉及不同的制造需求。
泛林集团Reliant® 沉积产品系列包括经过生产验证的沉积解决方案,可为这些应用提供所需的工艺灵活性、可靠性能、高产率和低持有成本。
Industry Challenges
近年来,半导体工业已经延伸到一些新的细分领域,如MEMS、电源芯片、射频(RF) 滤波器、CMOS图像传感器(CIS) 等,它们能够实现更好的连接性、更强大的成像能力以及其他以市场为驱动的性能。由于制造过程的多样性需求,沉积工艺必须能够满足多种材料和性能要求。此外,相比先进技术节点的芯片设计,这些芯片的部分机构较大、复杂性较低,通常不需要采用最新的沉积工艺。因此,这些细分领域面临的一个关键挑战就是,如何在高性能设备上实现低成本生产 (包括高产率和低持有成本),改善沉积均匀性、膜应力控制和缺陷率。
Key Customer Benefits
-
利用多点序列沉积(MSSD) 增加了灵活性,可满足多种工艺需求
-
增强硅片表面膜的均匀性
-
可重复的膜属性,具有出色的应力稳定性
-
高产率和高效的硅片处理设计,可实现高产率
-
经过生产验证的低拥有成本解决方案,支持150 mm至300 mm硅片生产
Product Offerings
-
Concept Two® ALTUS® (200 mm)
-
Concept Two® SEQUEL® (200 mm, 150 mm)
-
Concept Two® SPEED® (200 mm)
-
SPEED® Max (300 mm)
-
VECTOR® (300 mm, 200 mm)
Key Applications
-
化学气相沉积 (CVD) 钨
-
高密度等离子体 (HDP) 化学气相沉积间隙填充氧化物
-
等离子加强化学气相沉积(PECVD) 硅烷氧化物、氮化物和氧氮化物
-
等离子加强化学气相沉积正硅酸乙酯氧化物
-
掺杂氧化物 (硼、磷)
SABRE 3D产品系列
PRODUCTS
ELECTROCHEMICAL DEPOSITION (ECD)
通过沉积铜和其他金属可形成电气连接,用于先进硅片级封装(WLP) 和硅通孔(TSV)结构。这些微型导电构件有助于缩小器件的整体尺寸,生产出更小、更快、更强大的移动电子设备。
SABRE® 3D系列将泛林集团可靠的SABRE Electrofill® 技术与其他创新技术相结合,可提供硅片级封装和硅通孔应用所需的高质量薄膜,且具有高生产效率。
Industry Challenges
铜及其他金属电镀工艺适用于多种先进硅片级封装应用(如形成导电凸块和重布层)以及硅通孔填充。虽然与后端(BEOL)大马士革铜填充类似,硅片级封装和硅通孔电镀处理的级别要大得多——沉积的薄膜为微米级(10-6 m)而非埃级(10-10 m)。这通常需要较长的沉积时间,处理也涉及多个步骤。相应的挑战包括:在高电镀速率下提高硅片内均匀性和片内共面性,降低持有成本,尽量减少缺陷,使微凸块和焊点可靠、无孔洞。
Key Customer Benefits
-
先进电镀槽技术,更快的电镀速率,不会影响芯片内和硅片内均匀性
-
硬件和工艺旋钮,可提高芯片良率和系统产量
-
基于多个电镀槽和前期/后期处理槽的模块化架构,极其灵活,可满足多种封装应用的需求
-
低拥有成本,适用于成本敏感型环境,所用技术能大幅降低SnAg化学材料成本
Product Offerings
-
SABRE® 3D
-
SABRE® 3D xT
Key Applications
-
硅通孔
-
铜柱
-
重布层(RDL)
-
球下金属化(UBM)
-
有铅或无铅C4凸块
-
Cu/SnAg和Ni/Au微型凸块
-
高密度扇出(HDFO)应用(大柱、重布层、二合一通孔、微柱)
SABRE产品系列
PRODUCTS
ELECTROCHEMICAL DEPOSITION (ECD)
ADVANCED MEMORY, INTERCONNECT
铜沉积的作用是为最先进的半导体器件敷设铜导线。在这些导电结构中,即便是最小的缺陷——比如一个微型针孔或一粒灰尘——也可能会影响器件的性能,小到速度下降,大到完全失效。
泛林集团SABRE® ECD产品系列,帮助推动了向铜互连技术的变革,凭借生产效率居于行业领先水平的平台,满足铜大马士革镶嵌工艺的精度需求。
Industry Challenges
在最前沿的芯片设计中,先进互连结构具有尺寸狭小、薄膜层复杂的特点,需要越来越灵活和精确的铜沉积性能。铜 (Cu) 电化学沉积工艺面临的挑战包括:在提供高生产效率的同时,还要达到无空隙填充、低缺陷率、低电阻率以及高深宽比 (HAR) 结构填充等要求。随着线宽不断缩小,阻挡层/籽晶层厚度持续变薄。在此背景下,为了使自底向上填充率达到要求并保护好籽晶层,业内对工艺控制提出了日益严苛的要求。要在单个逻辑层里集成多种尺寸的构件,就需要一个很宽的工艺窗口,以确保实现对深宽比、籽晶覆盖形貌和密度分布较广的结构的合适填充。
Key Customer Benefits
-
高产率、无空隙填充、优异的缺陷密度性能,适用于先进技术节点
-
最宽的工艺窗口,最高的自底向上填充速率,可轻松填充最具挑战性的高深宽比结构
-
直接把铜沉积于各种衬底材料上,这对下一代金属化方案至关重要
-
电镀开始时,这些技术可为种子层提供有力的保护,还能达到极佳的硅片间的均一性
-
通过行业领先的工艺去边技术增加有效芯片的面积,提高硅片良率
Product Offerings
-
SABRE® Extreme
-
SABRE® Max
-
SABRE® Excel
Key Applications
-
逻辑互连
-
存储器互连
SOLA产品系列
PRODUCTS
ULTRAVIOLET THERMAL PROCESSING (UVTP)
INTERCONNECT, TRANSISTOR
旨在满足最新芯片绝缘需求的新型介电材料所具有的特性通常会大幅增加其运用难度。这些薄膜容易受损,且易于丧失绝缘能力,从而导致器件性能不良。
为了实现这些先进薄膜应用,可以运用泛林SOLA® 紫外热处理产品系列的特殊沉积后薄膜处理技术,稳定部分薄膜,同时增强其他薄膜以提高器件性能。
Industry Challenges
随着先进半导体制造技术结合新型介电薄膜以提升器件性能,需要创新性工艺来确保薄膜的完整性。低介电常数(k)绝缘薄膜是持续小型化的关键。然而,会降低薄膜k值的高碳含量和多孔特性也使薄膜变得脆弱,很容易受损。另外,刻蚀、灰化/去胶、湿法清洗等工艺步骤会损坏低k材料,并通过碳损失、水份吸收等作用增大有效k值。因此,需要创新性UVTP工艺来提高薄膜的强度,移除会产生孔的前体(致孔剂),确保低k薄膜的完整性。利用UVTP还可以提高前段工艺(FEOL)氮化物层的应变,增强器件的性能。
Key Customer Benefits
-
首屈一指的薄膜属性,硅片内和硅片间均一性,高产率
-
通过专有处理工艺(暴露于紫外光、气体和蒸汽及加热等)修正后,可改善已沉积薄膜的物理特性
-
借助多点序列沉积(MSSP)架构,通过在硅片制造路径各个点独立控制温度、波长和强度,提供工艺灵活性
Product Offerings
-
SOLA® Excel
Key Applications
-
氮化物薄膜应力处理
SPEED产品系列
HIGH-DENSITY PLASMA CHEMICAL VAPOR DEPOSITION (HDP-CVD)
ADVANCED MEMORY, DISCRETE & POWER DEVICES, INTERCONNECT, OPTOELECTRONICS & PHOTONICS, SENSORS & TRANSDUCERS, TRANSISTOR
介电“间隙填充”工艺通过填充导线之间以及器件之间各种深宽比的开口,在导电区域和/或有源区域之间沉积关键绝缘层。对于先进器件,被填充的结构可能非常高且狭窄。因此,由于出现串扰和器件故障的可能性不断增加,优质介电薄膜尤显重要。
泛林SPEED® 高密度等离子体化学气相沉积(HDP-CVD)产品拥有行业领先的产率和可靠性,可为高质量间隙填充应用提供多层介电薄膜解决方案。针对某些应用,我们的Reliant® 翻新产品系列推出一些特定型号,以更低的持有成本提供与新系统相同的质量保证和性能。
Industry Challenges
在先进技术节点下,芯片制造商仍然需要面向间隙填充工艺的优质介电薄膜,以最大限度地降低集成复杂度。用于填充这些先进结构的沉积工艺面临着在维持高产率的同时实现无缺陷结果的挑战。对于先进节点的高深宽比(HAR)结构,替代性间隙填充技术通常无法提供必要的薄膜属性,从而造成工艺控制不良和集成复杂度增加。首选方法是将HDP-CVD作为完整的间隙填充解决方案,或是将其作为其他间隙填充技术的补充,以增强工艺控制、降低集成风险。
Key Customer Benefits
-
能够定制沉积和原位刻蚀形貌 ,具有最佳的硅片间厚度均匀性和间隙填充均匀性
-
卓越的粒子性能和极佳的产量——这种设计允许在清洗作业之间进行大批量生产,且清洗速度更快
-
同一平台实现极高的工艺灵活性,无需对硬件进行重大改进
Product Offerings
-
SPEED® NExT
-
SPEED® Max
Key Applications
-
浅沟槽隔离(STI)
-
金属前介电(PMD)
-
层间介电(ILD)
-
金属间介电(IMD)
-
钝化层
STRIKER产品系列
ATOMIC LAYER DEPOSITION (ALD)
ADVANCED MEMORY, PACKAGING, PATTERNING, TRANSISTOR
最新的存储器、逻辑和成像器件都需要采用超薄、高保形介电薄膜,以持续改进器件性能和不断小型化。例如,此类薄膜对基于侧壁的多图形化方案至关重要;在这类方案中,侧壁有助于限定临界尺寸(CD)、隔离衬垫,因此哪怕是最微小的缺陷也不能容忍。
通过因应用而异的工艺和硬件选项,泛林Striker® 单硅片原子层沉积(ALD)产品为这些极具挑战性的需求带来关键解决方案,以最低的持有成本提供一流的薄膜技术和缺陷率水平。
Industry Challenges
半导体行业继续推动逻辑、存储器和图像传感器芯片的小型化发展,以实现更高的处理速率、更大的数据存储容量、更快的模式识别速度。基于全新结构缩微方法的3D架构的出现则推动着芯片制造不断创新。为了实行这些方法,沉积工艺必须提供适用于关键解决方案的超薄、共形介电薄膜,以实现先进图形化、降低电容、出色的电气隔离、无损伤密闭封装等目标。设备制造商已经开始转向原子层沉积技术——逐层沉积薄膜,不受结构大小和图案密度限制——以提供所需的片上效果。与此同时,提供制造环境所需的产率也是一项关键要求。
Key Customer Benefits
-
行业领先的技术和缺陷水平,快速原子层沉积周期和 “原子层沉积速率” 组件、软件和控件,缩短了加工时间
-
可在超宽温度范围根据应用调薄膜的机械及电性能
-
多种化学反应能力,支持薄膜掺杂和原位掩膜修剪
-
密闭无损伤保形垫层
-
高选择性、低湿刻蚀级薄膜
-
经过生产验证的多点静态沉积架构,具有最佳的产率和持有成本
Product Offerings
-
Striker®
-
Striker® FE
Key Applications
-
间隙填充介电材料
-
适形衬垫
-
侧壁和掩膜图案化
-
密闭封装
-
刻蚀截止层
-
光学薄膜
转载声明:本文转载自【半导体设备资讯站公众号】。本转载旨在分享和交流,不用于商业用途,如有侵权或不当之处,请及时联系我们删除。